您好,登錄后才能下訂單哦!
這篇文章將為大家詳細(xì)講解有關(guān)如何進(jìn)行Modelsim中UVM環(huán)境的搭建,文章內(nèi)容質(zhì)量較高,因此小編分享給大家做個(gè)參考,希望大家閱讀完這篇文章后對(duì)相關(guān)知識(shí)有一定的了解。
vlib work
set UVM_HOME C:/modeltech74_10.7/verilog_src/uvm-1.1d set WORK_HOME C:/Users/14551/Desktop/section2.2/2.2.1 set UVM_DPI_HOME C:/modeltech74_10.7/uvm-1.1d/win64
輸入下面命令,添加仿真文件。
vlog +incdir+$UVM_HOME/src -L mtiAvm -L mtiOvm -L mtiUvm -L mtiUPF $UVM_HOME/src/uvm_pkg.sv $WORK_HOME/dut.sv top_tb.sv
vlog +incdir+YOUR_SOURCE_PATH foo.v
vsim -c -sv_lib $UVM_DPI_HOME/uvm_dpi work.top_tb
view wave *
run -all //全部運(yùn)行 run 10ns //運(yùn)行10ns
vsim -do sim.do
關(guān)于如何進(jìn)行Modelsim中UVM環(huán)境的搭建就分享到這里了,希望以上內(nèi)容可以對(duì)大家有一定的幫助,可以學(xué)到更多知識(shí)。如果覺得文章不錯(cuò),可以把它分享出去讓更多的人看到。
免責(zé)聲明:本站發(fā)布的內(nèi)容(圖片、視頻和文字)以原創(chuàng)、轉(zhuǎn)載和分享為主,文章觀點(diǎn)不代表本網(wǎng)站立場(chǎng),如果涉及侵權(quán)請(qǐng)聯(lián)系站長郵箱:is@yisu.com進(jìn)行舉報(bào),并提供相關(guān)證據(jù),一經(jīng)查實(shí),將立刻刪除涉嫌侵權(quán)內(nèi)容。