溫馨提示×
您好，登錄后才能下訂單哦！
點擊 登錄注冊 即表示同意《億速云用戶服務(wù)條款》
您好，登錄后才能下訂單哦！
這期內(nèi)容當(dāng)中小編將會給大家?guī)碛嘘P(guān)CRC16 編碼器的Verilog HDL 實現(xiàn)是怎樣的，文章內(nèi)容豐富且以專業(yè)的角度為大家分析和敘述，閱讀完這篇文章希望大家可以有所收獲。
CRC-16 碼采用的生成多項式為
G(x) = x16 + x15 + x2 +1
module crc_16(
clk,rst,x,crc_reg,crc_s
);
input clk;
input rst;
input x;//serial input
output [15:0]crc_reg;
output crc_s;//the synchronous signal
reg [15:0]crc_reg;
reg [3:0]count;
reg crc_s;
wire [15:0]crc_enc;
always @( posedge clk)
begin
if(!rst)
begin
crc_reg<=16'b0;
count<=4'b0;
end
else
begin
crc_reg<=crc_enc;
count<=count+1;
if(count==0)
crc_s<=0;//the low level synchronous enable signal
else
crc_s<=1;
end
end
assign crc_enc[0]=crc_reg[15]^x;
assign crc_enc[1]=crc_reg[0];
assign crc_enc[2]=crc_reg[1]^crc_reg[15]^x;
assign crc_enc[14:3]=crc_reg[13:2];
assign crc_enc[15]=crc_reg[15]^crc_reg[14]^x;
endmodule
上述就是小編為大家分享的CRC16 編碼器的Verilog HDL 實現(xiàn)是怎樣的了，如果剛好有類似的疑惑，不妨參照上述分析進(jìn)行理解。如果想知道更多相關(guān)知識，歡迎關(guān)注億速云行業(yè)資訊頻道。
免責(zé)聲明：本站發(fā)布的內(nèi)容（圖片、視頻和文字）以原創(chuàng)、轉(zhuǎn)載和分享為主，文章觀點不代表本網(wǎng)站立場，如果涉及侵權(quán)請聯(lián)系站長郵箱：is@yisu.com進(jìn)行舉報，并提供相關(guān)證據(jù)，一經(jīng)查實，將立刻刪除涉嫌侵權(quán)內(nèi)容。
億速云公眾號
手機(jī)網(wǎng)站二維碼
