#

寄存器初始化

  • 寄存器初始為1時注意的事情

    在編寫verilog代碼過程中，有時，我們需要某個寄存器初始化為1。整個工程功能仿真正確，但是綜合后仿真會出現(xiàn)問題。如：always@（posedge clk) begin&nbs

    作者：lihaichuan
    2020-07-29 07:03:14