STM32CubeMX中Clock Configration的示例分析

今天就跟大家聊聊有關(guān)STM32CubeMX中Clock Configration的示例分析，可能很多人都不太了解，為了讓大家更加了解，小編給大家總結(jié)了以下內(nèi)容，希望大家根據(jù)這篇文章可以有所收獲。

在創(chuàng)建STM32CubeMX這個工程中，除了調(diào)試模式的選取重點就是時鐘的配置，即主要為程序中RCC（Reset and Clock Control）的配置。STM32F4的工程中打開Clock Configration看到如下界面：

         我們做的操作十分簡單，由于在Pinout&Configuration中RCC選項中我們將HSE選擇為Crystal/Ceramic Resonator，因此在Clock Configuration中將時鐘源配置為HSE，設(shè)置為12MHZ（根據(jù)實際硬件選擇），選擇PLLM的系數(shù)為6分頻、PLLN系數(shù)200倍頻、PLLP系數(shù)4分頻、其余參數(shù)默認(rèn)，這樣我們就將系統(tǒng)的主頻（SYSCLK）設(shè)置到了100MHZ。從圖中可以看出，作為一個基礎(chǔ)工程，我們首要的工作是選擇系統(tǒng)的時鐘源，確定系統(tǒng)的主頻，再根據(jù)主頻配置各總線的時鐘。接下來對這過程中涉及的參數(shù)進(jìn)行說明。

1 時鐘源

        STM32有5個時鐘源，HSI、HSE、LSI，LSE和PLL，其中，

（1）HSI  是高速內(nèi)部時鐘，RC振蕩器，頻率為16MHz，精度不高?？梢灾苯幼鳛橄到y(tǒng)時鐘或者作PLL時鐘輸入；

（2）HSE 是高速外部時鐘，可接石英/陶瓷諧振器，或者時鐘源，頻率為4MHz~26MHz；

（3）LSI 是低速內(nèi)部時鐘，RC振蕩器，頻率為32kHz，提供低功耗時鐘，主要供獨(dú)立看門狗和RTC；

（4）LSE 是低速外部時鐘，接頻率為32.768kHz的石英晶體。主要用于RTC時鐘；

（5）PLL 是鎖相環(huán)倍頻輸出。PLL48CK中，PLLP用于生成高速的系統(tǒng)時鐘，PLLQ用于生成USB OTG FS的時鐘，隨機(jī)數(shù)發(fā)生器的時鐘和SDIO時鐘。PLLI2SCK中的PLLR用于生成I2S時鐘。

        其中，HSE，LSE和PLL均可作為系統(tǒng)時鐘源（SYSCLK）。

2 總線與時鐘

        得到系統(tǒng)時鐘后，經(jīng)過一個分頻器會得到AHB（Advanced High-performance Bus）總線時鐘信號（HCLK），從HCLK分頻得到APB（Advanced Peripherals Bus）的時鐘信號（PCLK）。HCLK是為AHB總線提供的時鐘信號， ，主要用于

        （1）內(nèi)存控制器，中斷控制器，LCD控制器， DMA 等高速外設(shè)；

        （2）經(jīng)過分頻器得到系統(tǒng)時鐘（Cortex System Timer），一般為8分頻，該系統(tǒng)時鐘用于嘀嗒定時器；

        （3）CPU核供給時鐘信號（FCLK），我們所說的主頻100MHz，指的就是這個時鐘信號，1/FCLK為CPU的時鐘時鐘周期。

        PCLK是為APB總線提供的時鐘信號，主要用于看門狗，UART控制器， IIS, I2C， SDI/MMC, GPIO，RTC and SPI等低速外設(shè)。

3 配置注意事項

        基礎(chǔ)工程中，我們采用的是PLL作為系統(tǒng)時鐘源，PLL由HSE分頻得到，分頻系數(shù)PLLM為6，主要由于為了確保VCO（ voltage-controlled oscillator 壓控振蕩器）輸入頻率介于1到2MHz之間，建議選擇2MHz，以便限制PLL抖動。PLLN配置時需要注意的是要保證VCO的輸出頻率要再192至432MHz之間。

看完上述內(nèi)容，你們對STM32CubeMX中Clock Configration的示例分析有進(jìn)一步的了解嗎？如果還想了解更多知識或者相關(guān)內(nèi)容，請關(guān)注億速云行業(yè)資訊頻道，感謝大家的支持。