大數(shù)據(jù)異步復(fù)位網(wǎng)絡(luò)中同步和分配的挑戰(zhàn)和解決方案是什么

本篇文章給大家分享的是有關(guān)大數(shù)據(jù)異步復(fù)位網(wǎng)絡(luò)中同步和分配的挑戰(zhàn)和解決方案是什么，小編覺(jué)得挺實(shí)用的，因此分享給大家學(xué)習(xí)，希望大家閱讀完這篇文章后可以有所收獲，話不多說(shuō)，跟著小編一起來(lái)看看吧。

異步復(fù)位和同步時(shí)鐘之間缺乏協(xié)調(diào)會(huì)導(dǎo)致設(shè)計(jì)出現(xiàn)故障。

在VLSI設(shè)計(jì)中，異步復(fù)位用于在上電后將同步電路復(fù)位成已知狀態(tài)。在大規(guī)模的多時(shí)鐘域設(shè)計(jì)中，這種問(wèn)題會(huì)惡化。

除了同步（synchronization）問(wèn)題之外，向設(shè)計(jì)中數(shù)百萬(wàn)個(gè)觸發(fā)器分配（distribution）異步復(fù)位也具有挑戰(zhàn)性，需要類(lèi)似于CTS（時(shí)鐘樹(shù)綜合）的技術(shù)。

Asynchronous reset challenges

同步復(fù)位需要有效時(shí)鐘，可能會(huì)影響數(shù)據(jù)路徑的時(shí)序。同步復(fù)位是確定性的，不會(huì)導(dǎo)致亞穩(wěn)態(tài)。

異步復(fù)位不需要有效時(shí)鐘，可以利用不影響數(shù)據(jù)路徑時(shí)序的特殊觸發(fā)器輸入引腳。但是，異步復(fù)位可能導(dǎo)致觸發(fā)器中的亞穩(wěn)態(tài)。

在許多情況下，異步復(fù)位可以由同步復(fù)位替換，但在某些情況下，必須使用異步復(fù)位。比如說(shuō)在上電時(shí)沒(méi)有時(shí)鐘或被門(mén)控以降低功耗，但需要為其外部接口提供已知狀態(tài)。

在異步復(fù)位置位期間，可以忽略時(shí)鐘和復(fù)位之間的時(shí)序，但異步復(fù)位釋放必須與時(shí)鐘同步。如果異步復(fù)位在時(shí)鐘邊沿釋放可能導(dǎo)致亞穩(wěn)態(tài)。

如上圖所示為高電平有效的異步復(fù)位。復(fù)位在時(shí)間a處置位，并在確定的傳播延遲TR-pd后影響觸發(fā)器的輸出Q，不關(guān)心此時(shí)時(shí)鐘的狀態(tài)。復(fù)位在時(shí)間b處釋放，RST端口相對(duì)于時(shí)鐘端口CLK必須滿足恢復(fù)和移除時(shí)間（ recovery和removal timing），否則觸發(fā)器會(huì)變?yōu)閬喎€(wěn)態(tài)，從而可能導(dǎo)致設(shè)計(jì)故障。這種情況類(lèi)似于違反觸發(fā)器數(shù)據(jù)端口D的建立和保持時(shí)間。

此外，對(duì)于大型設(shè)計(jì)，由于設(shè)計(jì)中不相等的導(dǎo)線長(zhǎng)度、負(fù)載和IR drop和工藝偏差，復(fù)位和時(shí)鐘分配網(wǎng)絡(luò)（ reset and clock distribution networks ）的偏斜可能很大。在這種情況下，設(shè)計(jì)的不同部分可能在不同的時(shí)鐘周期進(jìn)行復(fù)位，從而沒(méi)有實(shí)現(xiàn)預(yù)期的功能。

上圖中，RESET在不同的時(shí)鐘周期到達(dá)觸發(fā)器Q0和Q1，導(dǎo)致觸發(fā)器在不同的時(shí)鐘周期進(jìn)行復(fù)位和釋放。

為避免上述問(wèn)題，必須將異步復(fù)位的釋放同步到目標(biāo)時(shí)鐘。傳統(tǒng)的方案是在復(fù)位分配網(wǎng)絡(luò)的根處使用復(fù)位同步器。如下圖所示

如圖a和圖b所示，輸入的異步復(fù)位RSTI信號(hào)通過(guò)組合邏輯連接到同步器輸出RSTO。因此，RSTO的置位不依賴(lài)于時(shí)鐘。

圖a的同步器中，RSTI和RSTO都是高電平有效信號(hào)，而圖b的同步器中，輸入RSTI_N是低電平有效信號(hào)，RSTO是高電平有效。在RSTI的異步釋放時(shí)，通過(guò)兩級(jí)觸發(fā)器（F0，F(xiàn)1）進(jìn)行同步。然后，RSTO被同步釋放。

復(fù)位同步器的操作如圖e的波形圖所示。在同步時(shí)，由于F0觸發(fā)器可能存在亞穩(wěn)態(tài)，復(fù)位釋放的延遲可能會(huì)存在一個(gè)時(shí)鐘周期的變化。同步器中采用的觸發(fā)器數(shù)量應(yīng)根據(jù)MTBF計(jì)算設(shè)置，由于RSTI速率非常低，在大多數(shù)情況下，兩個(gè)觸發(fā)器可以提供令人滿意的MTBF。

圖c和圖d顯示了異步復(fù)位同步器的另一種常見(jiàn)風(fēng)格。采用了具有異步復(fù)位/置位端口的觸發(fā)器，之前的同步器采用了沒(méi)有RST / SET端口的簡(jiǎn)單D觸發(fā)器。圖c在RSTI置位時(shí)，無(wú)論時(shí)鐘如何，同步器RSTO_N（低電平有效）的輸出都會(huì)異步地變?yōu)橛行?。在RSTI釋放時(shí)，觸發(fā)器F0的D端口連接到VDD信號(hào)（“1”）。然而，F(xiàn)0可能變?yōu)閬喎€(wěn)態(tài)，因?yàn)镕1的輸入在第一個(gè)時(shí)鐘邊沿沒(méi)有變化，F(xiàn)1不受亞穩(wěn)態(tài)的影響。因此，使用雙觸發(fā)器同步器使常數(shù)“1”輸入同步，從而導(dǎo)致RSTO_N的同步釋放。

圖c和圖d的同步器可以在沒(méi)有時(shí)鐘的情況下工作，即時(shí)鐘可以在RSTI釋放之后出現(xiàn)。在RSTI釋放之前，圖a和圖b同步器需要一個(gè)穩(wěn)定的時(shí)鐘在復(fù)位釋放前初始化內(nèi)部觸發(fā)器。

圖f是同步器觸發(fā)器F1和目標(biāo)應(yīng)用觸發(fā)器F2之間的復(fù)位路徑。可以看出，由于兩個(gè)觸發(fā)器F1 F2都位于同一時(shí)鐘域，因此路徑TR應(yīng)根據(jù)STA進(jìn)行優(yōu)化，即應(yīng)短于時(shí)鐘周期，并滿足所有目的觸發(fā)器（例如F2）的恢復(fù)和移除時(shí)間檢查。

將復(fù)位分配網(wǎng)絡(luò)延遲表示為T(mén)R，將時(shí)鐘周期表示為T(mén)CLK，設(shè)計(jì)應(yīng)滿足以下表達(dá)式（忽略時(shí)鐘偏差）：

TCLK >= TR+ TSU       …  （1）

顯然，在以下情況下，復(fù)位分配網(wǎng)絡(luò)的時(shí)序收斂具有挑戰(zhàn)性：

大型復(fù)位分配網(wǎng)絡(luò)。當(dāng)時(shí)鐘域內(nèi)觸發(fā)器的數(shù)量很大時(shí)，復(fù)位分配網(wǎng)絡(luò)路徑延時(shí)時(shí)間TR變大，可能大于單個(gè)時(shí)鐘周期，因此違反了時(shí)序約束（1）。

高速的時(shí)鐘頻率。當(dāng)采用快速時(shí)鐘時(shí)，時(shí)鐘周期TCLK變短，時(shí)序收斂（1）具有挑戰(zhàn)性。

具有大量觸發(fā)器并在高頻下工作的高性能設(shè)計(jì)需要用于處理復(fù)位分配網(wǎng)絡(luò)的特殊解決方案。根據(jù)表達(dá)式（1）的優(yōu)化需要類(lèi)似于時(shí)鐘樹(shù)合成（CTS， Clock Tree Synthesis ）的優(yōu)化算法。

CTS和復(fù)位樹(shù)綜合之間的主要區(qū)別在于復(fù)位樹(shù)綜合缺少 low skew要求，只要滿足約束（1）即可。

對(duì)于ASIC設(shè)計(jì)，這種方法由大量的大buffer組成。在FPGA設(shè)計(jì)中，則需要占用 global net資源。

復(fù)位樹(shù)綜合在復(fù)位切換期間需要額外的功耗?？紤]到異步復(fù)位很少使用 - 通常在每次上電時(shí)使用一次。高扇出全局網(wǎng)絡(luò)導(dǎo)致的功耗、面積、走線資源和EDA的run time都是不必要的代價(jià)。

為了滿足高扇出網(wǎng)絡(luò)的時(shí)序，綜合工具傾向于復(fù)制路徑中的源觸發(fā)器，以減少?gòu)?fù)制后的觸發(fā)器的扇出。雖然這種方法在功能上對(duì)于常規(guī)同步邏輯是正確的，但是當(dāng)考慮異步復(fù)位網(wǎng)絡(luò)時(shí)，可能導(dǎo)致功能故障和 降低異步復(fù)位網(wǎng)絡(luò)的可靠性。

如上圖所示，圖a中對(duì)復(fù)位同步器進(jìn)行復(fù)制。全局復(fù)位網(wǎng)絡(luò)分為兩個(gè)子網(wǎng)絡(luò)，分別包含{F1，F(xiàn)2}和{F1d，F(xiàn)3}路徑。

RSTI異步輸入分別由兩個(gè)不同的同步器同步，每個(gè)同步器產(chǎn)生隨機(jī)延遲。因此，即使RSTI在兩個(gè)同步器輸入處同時(shí)改變，RSTO和RSTOd輸出也可以相隔一個(gè)時(shí)鐘周期，導(dǎo)致觸發(fā)器F2和F3并非同步復(fù)位釋放。

在多時(shí)鐘域設(shè)計(jì)中，異步復(fù)位應(yīng)分別被每個(gè)時(shí)鐘域同步，如上圖所示。由于不同的時(shí)鐘域包含不同數(shù)量的觸發(fā)器，因此它們的復(fù)位分配網(wǎng)絡(luò)延遲不相等。

每個(gè)復(fù)位同步器都會(huì)產(chǎn)生額外的非確定性延遲，因此使整個(gè)多時(shí)鐘域設(shè)計(jì)的同時(shí)復(fù)位釋放變得不切實(shí)際。

可以定義復(fù)位釋放順序以確保正確的復(fù)位操作。例如，M2模塊的復(fù)位在M1模塊復(fù)位之后，然后M1開(kāi)始向M2發(fā)送數(shù)據(jù)。

以上就是大數(shù)據(jù)異步復(fù)位網(wǎng)絡(luò)中同步和分配的挑戰(zhàn)和解決方案是什么，小編相信有部分知識(shí)點(diǎn)可能是我們?nèi)粘９ぷ鲿?huì)見(jiàn)到或用到的。希望你能通過(guò)這篇文章學(xué)到更多知識(shí)。更多詳情敬請(qǐng)關(guān)注億速云行業(yè)資訊頻道。