Vivado中如何使用自定義BD

proc update_bd { } {#### Setting Current Instance#### 設(shè)置當(dāng)前IP的句柄，以便獲取當(dāng)前IP的Parameterset greg_bd [::ipxit::current_inst]## 獲取當(dāng)前IP的REG_NUM這個(gè)Parameterset reg_num [get_property CONFIG.REG_NUM $greg_bd]## 向vivado發(fā)出一些信息，可有可無send_msg INFO 0 " Create CLK_WIZ "## 在IP頂層BD內(nèi)創(chuàng)建clock Wizard IP，命令詳情見help create_bd_cell，貌似它不支持type為module的創(chuàng)建set clk_lib [create_bd_cell -type ip -vlnv xilinx.com:ip:clk_wiz "clklib"]send_msg INFO 0 " Create CONFIG CLK_WIZ "## 往SubCore里寫入SubCore的屬性值## Syntax：set_property -dict [list CONFIG.<subcore's param> {<value of subcore's param> ] <subcore's handle>set_property -dict [ list \CONFIG.CLKOUT2_JITTER {130.958} \CONFIG.CLKOUT2_PHASE_ERROR {98.575} \] $clk_lib## 連接BD的端口和SubCore的Pinconnect_bd_net -quiet [get_bd_ports clk_pin] [get_bd_pins ${clk_lib}/clk_in1]## 連接SubCore的Pin和SubCore的Pin## connect_bd_net -quiet [get_bd_pins ${clklib}/clk_out1] [get_bd_pins ${uart_mst}/clk_pin]## 連接SubCore的Interface和BD的Interface##  connect_bd_intf_net -quiet [get_bd_intf_ports m_axil] [get_bd_intf_pins ${clklib}/m_axil]}## 設(shè)置生成的BD可不可以在工程下可見，默認(rèn)為falseset_bd_viewable trueupdate_bd