服務(wù)器時(shí)序分析中的基本概念是什么

這篇文章主要介紹“服務(wù)器時(shí)序分析中的基本概念是什么”，在日常操作中，相信很多人在服務(wù)器時(shí)序分析中的基本概念是什么問題上存在疑惑，小編查閱了各式資料，整理出簡單好用的操作方法，希望對大家解答”服務(wù)器時(shí)序分析中的基本概念是什么”的疑惑有所幫助！接下來，請跟著小編一起來學(xué)習(xí)吧！

1.建立保持時(shí)間 

2.四種時(shí)序路徑

第一類時(shí)序路徑：從設(shè)備A的時(shí)鐘到FPGA的第一級寄存器的數(shù)據(jù)輸入端口

第二類時(shí)序路徑：兩個(gè)同步原件之間的路徑，比如rega時(shí)鐘端口到regb的數(shù)據(jù)端口

第三類時(shí)序路徑：最后一級寄存器時(shí)鐘端口到設(shè)備B數(shù)據(jù)端口的路徑

第四類時(shí)序路徑：端口到端口的路徑（純粹的組合邏輯，輸入端口的起點(diǎn)到輸出端口的終點(diǎn)） 

3.時(shí)序路徑選擇

源端時(shí)序路徑、數(shù)據(jù)路徑、目的端時(shí)序路徑

4.數(shù)據(jù)到達(dá)時(shí)間

數(shù)據(jù)到達(dá)時(shí)間反映的是數(shù)據(jù)在發(fā)送沿發(fā)送之后經(jīng)過多長時(shí)間會(huì)到達(dá)接收沿的接收寄存器端口。

5.時(shí)鐘到達(dá)時(shí)間

時(shí)鐘到達(dá)時(shí)間指的是捕獲寄存器（目的端寄存器）的時(shí)鐘

l 建立時(shí)間——數(shù)據(jù)可以被捕獲到的最小時(shí)間 

建立的不確定時(shí)間比如抖動(dòng)

2 保持時(shí)間——當(dāng)捕獲到數(shù)據(jù)之后，數(shù)據(jù)還應(yīng)該穩(wěn)定存在一段時(shí)間

3 建立保持時(shí)間閾值 

對于建立時(shí)間的數(shù)據(jù)到達(dá)時(shí)間指的是當(dāng)前數(shù)據(jù)的到達(dá)時(shí)間

而對于保持時(shí)間的數(shù)據(jù)到達(dá)時(shí)間指的是下一個(gè)數(shù)據(jù)的到達(dá)時(shí)間

If  Slack為正滿足時(shí)序約束

Else  不滿足

如果建立時(shí)間不滿足，則考慮數(shù)據(jù)延遲過大；

如果保持時(shí)間不滿足，則考慮時(shí)鐘延遲過大。

T_data=T_logic+T_{net(邏輯延遲{代碼風(fēng)格}，布線延遲{布線})}

T_s≥T_co+T_data+T_{su(這三個(gè)參數(shù)決定了系統(tǒng)的最高頻率)}

VIVADO設(shè)計(jì)技巧

Xdc:時(shí)序約束、物理約束

用戶自己設(shè)計(jì)的文件管理:src, sim, xdc

采用Manage IP方式對IP進(jìn)行管理（方便后續(xù)應(yīng)用）

更新IP

1.Reset all IPs

2.Upgrade all IPs

3.Regenerate all IPs

Proc reset_ips {myips}{

Foreach ip $myips{

reset_target all $ip

Delete_ip_run $ip

}

}

獲取約束編譯文件順序Tcl:report_compile_order -constraints

仿真report_compile_order -used_in simulation

綜合report_compile_order -used_in synthesis

保存捕獲的ila數(shù)據(jù)

write_hw_ila_data my_hw_ila_data_file.zip [upload_hw_ila_data hw_ila_1]

讀取捕獲到的ILA數(shù)據(jù)

displap_hw_ila_data [read_hw_ila_data my_hw_ila_data_file.zip]

到此，關(guān)于“服務(wù)器時(shí)序分析中的基本概念是什么”的學(xué)習(xí)就結(jié)束了，希望能夠解決大家的疑惑。理論與實(shí)踐的搭配能更好的幫助大家學(xué)習(xí)，快去試試吧！若想繼續(xù)學(xué)習(xí)更多相關(guān)知識，請繼續(xù)關(guān)注億速云網(wǎng)站，小編會(huì)繼續(xù)努力為大家?guī)砀鄬?shí)用的文章！