STM32網(wǎng)絡(luò)中MII和RMII接口有什么用

這篇文章主要介紹STM32網(wǎng)絡(luò)中MII和RMII接口有什么用，文中介紹的非常詳細(xì)，具有一定的參考價(jià)值，感興趣的小伙伴們一定要看完！

SMI接口主要是用于和外部PHY芯片通信，配置PHY寄存器用的。

真正網(wǎng)絡(luò)通信的數(shù)據(jù)流并不是通過SMI接口傳輸?shù)模峭ㄟ^MII接口或者RMII通信的。

1、MII接口

介質(zhì)獨(dú)立接口(MII) 定義了10 Mbit/s 和100 Mbit/s 的數(shù)據(jù)傳輸速率下MAC 子層與PHY 之間的互連。

管腳定義介紹：

1. MII_TX_CLK：連續(xù)時(shí)鐘信號(hào)。該信號(hào)提供進(jìn)行 TX 數(shù)據(jù)傳輸時(shí)的參考時(shí)序。標(biāo)稱頻率為：速率為 10 Mbit/s 時(shí)為 2.5 MHz；速率為 100 Mbit/s 時(shí)為 25 MHz。

2. MII_TXD[3:0]：數(shù)據(jù)發(fā)送信號(hào)。該信號(hào)是 4 個(gè)一組的數(shù)據(jù)信號(hào)，由 MAC 子層同步驅(qū)動(dòng)，在MII_TX_EN 信號(hào)有效時(shí)才為有效信號(hào)（有效數(shù)據(jù)）。MII_TXD[0] 為最低有效位，MII_TXD[3] 為最高有效位。禁止MII_TX_EN 時(shí)，發(fā)送數(shù)據(jù)不會(huì)對 PHY 產(chǎn)生任何影響。

3. MII_TX_EN：發(fā)送使能信號(hào)。該信號(hào)表示 MAC 當(dāng)前正針對 MII 發(fā)送半字節(jié)。該信號(hào)必須與報(bào)頭的前半字節(jié)進(jìn)行同步 (MII_TX_CLK)，并在所有待發(fā)送的半字節(jié)均發(fā)送到 MII時(shí)必須保持同步。

4. MII_RX_CLK：連續(xù)時(shí)鐘信號(hào)。該信號(hào)提供進(jìn)行 RX 數(shù)據(jù)傳輸時(shí)的參考時(shí)序。標(biāo)稱頻率為：速率為 10 Mbit/s 時(shí)為 2.5 MHz；速率為 100 Mbit/s 時(shí)為 25 MHz。

5. MII_RXD[3:0]：數(shù)據(jù)接收信號(hào)。該信號(hào)是 4 個(gè)一組的數(shù)據(jù)信號(hào)，由 PHY 同步驅(qū)動(dòng)，在MII_RX_DV 信號(hào)有效時(shí)才為有效信號(hào)（有效數(shù)據(jù)）。MII_RXD[0] 為最低有效位，MII_RXD[3] 為最高有效位。當(dāng) MII_RX_DV 禁止、MII_RX_ER 使能時(shí)，特定的MII_RXD[3:0] 值用于傳輸來自 PHY 的特定信息。

6. MII_RX_ER：接收錯(cuò)誤信號(hào)。該信號(hào)必須保持一個(gè)或多個(gè)周期 (MII_RX_CLK)，從而向MAC 子層指示在幀的某處檢測到錯(cuò)誤。該錯(cuò)誤條件必須通過 MII_RX_DV驗(yàn)證。

7. MII_RX_DV：接收數(shù)據(jù)有效信號(hào)。該信號(hào)表示 PHY 當(dāng)前正針對 MII 接收已恢復(fù)并解碼的半字節(jié)。該信號(hào)必須與恢復(fù)幀的頭半字節(jié)進(jìn)行同步 (MII_RX_CLK)，并且一直保持同步到恢復(fù)幀的最后半字節(jié)。該信號(hào)必須在最后半字節(jié)隨后的第一個(gè)時(shí)鐘周期之前禁止。為了正確地接收幀，MII_RX_DV 信號(hào)必須在時(shí)間范圍上涵蓋要接收的幀，其開始時(shí)間不得遲于 SFD 字段出現(xiàn)的時(shí)間。

8. MII_CRS：載波偵聽信號(hào)。當(dāng)發(fā)送或接收介質(zhì)處于非空閑狀態(tài)時(shí)，由 PHY 使能該信號(hào)。發(fā)送和接收介質(zhì)均處于空閑狀態(tài)時(shí)，由 PHY 禁止該信號(hào)。PHY 必須確保 MII_CS 信號(hào)在沖突條件下保持有效狀態(tài)。該信號(hào)無需與 TX 和 RX 時(shí)鐘保持同步。在全雙工模式下，該信號(hào)沒意義。

9. MII_COL：沖突檢測信號(hào)。檢測到介質(zhì)上存在沖突后，PHY 必須立即使能沖突檢測信號(hào)，并且只要存在沖突條件，沖突檢測信號(hào)必須保持有效狀態(tài)。該信號(hào)無需與 TX 和 RX 時(shí)鐘保持同步。在全雙工模式下，該信號(hào)沒意義。

10. MDC：MDC信號(hào)屬于SMI接口，具體請看《STM32網(wǎng)絡(luò)之SMI接口》。

11. MDIO：MDIO信號(hào)屬于SMI接口，具體請看《STM32網(wǎng)絡(luò)之SMI接口》。

下圖TX接口信號(hào)編碼

下圖RX 接口信號(hào)編碼

MII接口的時(shí)鐘源

要生成TX_CLK 和RX_CLK 時(shí)鐘信號(hào)，必須向外部PHY 提供25MHz 時(shí)鐘，如圖所 示。除了使用外部 25 MHz石英晶體提供該時(shí)鐘，還可以通過STM32F20xx 微控制器的MCO引腳輸出該信號(hào)。這種情況下，必須對PLL 倍頻進(jìn)行配置，以通過25 MHz 外部石英晶體在MCO 引腳上獲得所需頻率。

對應(yīng)的代碼

/* Enable GPIOs clocks */
RCC_AHB1PeriphClockCmd(RCC_AHB1Periph_GPIOA,ENABLE);

/* Enable SYSCFG clock */
RCC_APB2PeriphClockCmd(RCC_APB2Periph_SYSCFG, ENABLE);  

/* Configure MCO (PA8) */
GPIO_InitStructure.GPIO_Pin = GPIO_Pin_8;
GPIO_InitStructure.GPIO_Speed = GPIO_Speed_100MHz;
GPIO_InitStructure.GPIO_Mode = GPIO_Mode_AF;
GPIO_InitStructure.GPIO_OType = GPIO_OType_PP;
GPIO_InitStructure.GPIO_PuPd = GPIO_PuPd_NOPULL ;  
GPIO_Init(GPIOA, &GPIO_InitStructure);
/* Output HSE clock (25MHz) on MCO pin (PA8) to clock the PHY */
RCC_MCO1Config(RCC_MCO1Source_HSE, RCC_MCO1Div_1);

2、RMII接口

Reduced media-independent interface: RMII（精簡介質(zhì)獨(dú)立接口）。精簡介質(zhì)獨(dú)立接口(RMII) 規(guī)范降低了10/100 Mbit/s 下微控制器以太網(wǎng)外設(shè)與外部PHY 間的引腳數(shù)。

根據(jù)IEEE 802.3u 標(biāo)準(zhǔn)，MII包括16 個(gè)數(shù)據(jù)和控制信號(hào)的引腳。RMII規(guī)范將引腳數(shù)減少為 7 個(gè)（引腳數(shù)減少62.5%）。引腳的含義參考MII接口即可。

RMII接口是MAC和PHY之間的實(shí)例化對象。這些有助于MAC的MII接口轉(zhuǎn)化為RMII接口。RMII接口具有以下特點(diǎn)

1. 10-Mbit/s 和 100-Mbit/s 的運(yùn)行速率

2. 參考時(shí)鐘必須是 50 MHz

3. 相同的參考時(shí)鐘必須從外部提供給 MAC 和外部以太網(wǎng) PHY

4. 它提供了獨(dú)立的 2 位寬（雙位）的發(fā)送和接收數(shù)據(jù)路徑

這里時(shí)鐘管腳比MII接口少，有一個(gè)非常重要的點(diǎn)，那就是RMII接口時(shí)鐘源必須是50MHZ

RMII接口時(shí)鐘源

STM32F207xx控制器可以從MCO引腳提供50MHz時(shí)鐘信號(hào)，當(dāng)然用戶需要配置PLL來產(chǎn)生這一時(shí)鐘。

使用外部50 MHz 時(shí)鐘驅(qū)動(dòng)PHY 或使用嵌入式PLL 生成50 MHz 頻率信號(hào)來驅(qū)動(dòng)PHY。

3、兩種接口對應(yīng)的引腳

STM32F207VCT6（100pin）的芯片

Ethernet pins configuration
ETH_MDIO -------------------------> PA2  pin 25
ETH_MDC --------------------------> PC1  pin 16
ETH_PPS_OUT ----------------------> PB5  pin 91
ETH_MII_CRS ----------------------> PA0  pin 23
ETH_MII_COL ----------------------> PA3  pin 26
ETH_MII_RX_ER --------------------> PB10 pin 47
ETH_MII_RXD2 ---------------------> PB0  pin 35
ETH_MII_RXD3 ---------------------> PB1  pin 36
ETH_MII_TX_CLK -------------------> PC3  pin 18
ETH_MII_TXD2 ---------------------> PC2  pin 17
ETH_MII_TXD3 ---------------------> PB8  pin 95
ETH_MII_RX_CLK/ETH_RMII_REF_CLK---> PA1  pin 24
ETH_MII_RX_DV/ETH_RMII_CRS_DV ----> PA7  pin 32
ETH_MII_RXD0/ETH_RMII_RXD0 -------> PC4  pin 33
ETH_MII_RXD1/ETH_RMII_RXD1 -------> PC5  pin 34
ETH_MII_TX_EN/ETH_RMII_TX_EN -----> PB11 pin 48
ETH_MII_TXD0/ETH_RMII_TXD0 -------> PB12 pin 51
ETH_MII_TXD1/ETH_RMII_TXD1 -------> PB13 pin 52

其中ETH_PPS_OUT這個(gè)管腳ST官方demo屏蔽，不屬于MII接口也不屬于RMII接口。下面不將其統(tǒng)計(jì)進(jìn)入。

MII 共15個(gè)接口加上SMI接口，共17個(gè)引腳。（沒有包含25MHz時(shí)鐘的引腳）

RMII共7個(gè)接口加上SMI接口，共9個(gè)引腳。

除了上述我自行統(tǒng)計(jì)的MII接口和RMII接口對應(yīng)的pin之外，ST官方在參考手冊也給出了對應(yīng)圖，如下：

4、MII和RMII的選擇

使用SYSCFG_PMC 寄存器（注意：這里和F107不同，F(xiàn)107是AFIO_MAPR寄存器）中的23配置位MII_RMII_SEL選擇MII 或RMII 模式。以太網(wǎng)控制器處于復(fù)位模式或使能時(shí)鐘前，應(yīng)用程序必須設(shè)置MII/RMII 模式。

對應(yīng)的ST庫函數(shù)為

//函數(shù)入?yún)⒖蛇x以下
//SYSCFG_ETH_MediaInterface_MII: MII mode selected
//SYSCFG_ETH_MediaInterface_RMII: RMII mode selected
void SYSCFG_ETH_MediaInterfaceConfig(uint32_t SYSCFG_ETH_MediaInterface)

MII/RMII 內(nèi)部時(shí)鐘方案

支持MII 和RMII 以及10 和100 Mbit/s 運(yùn)行所需的時(shí)鐘方案，如下圖所示。

注意上圖紅框中：HCLK必須大于25MHz，這個(gè)問題點(diǎn)，在上一篇文章《STM32網(wǎng)絡(luò)之SMI接口》中已經(jīng)提到了，這里再次提到，如果不滿足這個(gè)條件，可能會(huì)出現(xiàn)奇奇怪怪的問題，不好查找。

在官方手冊中，還有一句

要節(jié)省引腳，需在同一個(gè)GPIO 引腳上復(fù)用RMII_REF_CK 和MII_RX_CLK 這兩個(gè)輸入時(shí)鐘信號(hào)。

以上是“STM32網(wǎng)絡(luò)中MII和RMII接口有什么用”這篇文章的所有內(nèi)容，感謝各位的閱讀！希望分享的內(nèi)容對大家有幫助，更多相關(guān)知識(shí)，歡迎關(guān)注億速云行業(yè)資訊頻道！