SylixOS Lite版本中斷優(yōu)先級(jí)設(shè)置的示例分析

小編給大家分享一下SylixOS Lite版本中斷優(yōu)先級(jí)設(shè)置的示例分析，希望大家閱讀完這篇文章之后都有所收獲，下面讓我們一起去探討吧！

1.非Lite版本中斷關(guān)閉方式

SylixOS向用戶提供arch層關(guān)中斷的接口，其接口名稱為archIntDisable()，調(diào)用該函數(shù)將禁用所有外設(shè)的中斷。

在ARM體系結(jié)構(gòu)體中，對(duì)于ARM系列、Cortex-A系列的芯片，arch層接口archIntDisable()的實(shí)現(xiàn)方式如程序清單1.1所示。

程序清單1.1 非Lite版本的arch層中斷關(guān)閉方式

FUNC_DEF(archIntDisable)  
    MRS     R0 , CPSR  
    ORR     R1 , R0, #0x80  
    MSR     CPSR_c, R1  
    MRS     R2 , CPSR  
    AND     R2 , R2, #0x80  
    CMP     R2 , #0x80  
    BNE     archIntDisable  
BX      LR  
FUNC_END()

上述代碼由匯編語言實(shí)現(xiàn)，可以看出archIntDisable函數(shù)主要是將CPSR寄存器中的中斷失能位置1，以達(dá)到屏蔽所有中斷的作用。
2.Lite版本中斷關(guān)閉方式

但在ARM Cortex-M、Cortex-A系列的芯片中，并不存在CPSR寄存器，它提供BASEPRI中斷屏蔽寄存器，SylixOS采用中斷優(yōu)先級(jí)的方式屏蔽arch層中斷，其archIntDisable接口的實(shí)現(xiàn)方式如程序清單2.1所示。

程序清單2.1 Lite版本的arch層中斷關(guān)閉方式

FUNC_DEF(archIntDisable)  
MRS     R0 , BASEPRI                  
MOV     R1 , #LW_CFG_CORTEX_M_INT_MASK  
    MSR     BASEPRI,  R1  
    BX      LR  
    FUNC_END()

Lite版本中arch層關(guān)中斷的方式是根據(jù)中斷優(yōu)先級(jí)掩碼進(jìn)行屏蔽，其宏定義LW_CFG_CORTEX_M_INT_MASK即表示中斷優(yōu)先級(jí)掩碼，SylixOS默認(rèn)設(shè)置為2，即當(dāng)調(diào)用archIntDisable函數(shù)時(shí)，中斷優(yōu)先級(jí)大于2的中斷號(hào)將被屏蔽，中斷優(yōu)先級(jí)小于2的中斷號(hào)將無法被屏蔽。

因此在Lite版本的BSP中，需要將各個(gè)外設(shè)器件的中斷優(yōu)先級(jí)設(shè)置為大于2，這樣才能關(guān)閉所有中斷，否則SylixOS可能在一些需要關(guān)閉中斷的關(guān)鍵代碼處由于關(guān)不住某一外設(shè)中斷而導(dǎo)致錯(cuò)誤。

設(shè)置外設(shè)中斷優(yōu)先級(jí)的接口定義如程序清單2.2所示，各個(gè)驅(qū)動(dòng)外設(shè)可以根據(jù)實(shí)際情況進(jìn)行設(shè)置。

程序清單2.2 設(shè)置中斷優(yōu)先級(jí)函數(shù)

#include <SylixOS.h>  
ULONG  API_InterVectorSetPriority (ULONG  ulVector, UINT  uiPrio);

看完了這篇文章，相信你對(duì)“SylixOS Lite版本中斷優(yōu)先級(jí)設(shè)置的示例分析”有了一定的了解，如果想了解更多相關(guān)知識(shí)，歡迎關(guān)注億速云行業(yè)資訊頻道，感謝各位的閱讀！