溫馨提示×

您好，登錄后才能下訂單哦！

密碼登錄×
登錄注冊(cè)×
其他方式登錄
點(diǎn)擊 登錄注冊(cè) 即表示同意《億速云用戶服務(wù)條款》

mig讀寫時(shí)序下板實(shí)現(xiàn)是怎么進(jìn)行的

發(fā)布時(shí)間：2021-12-18 14:12:57 來(lái)源：億速云 閱讀：149 作者：柒染 欄目：互聯(lián)網(wǎng)科技

mig讀寫時(shí)序下板實(shí)現(xiàn)是怎么進(jìn)行的，相信很多沒(méi)有經(jīng)驗(yàn)的人對(duì)此束手無(wú)策，為此本文總結(jié)了問(wèn)題出現(xiàn)的原因和解決方法，通過(guò)這篇文章希望你能解決這個(gè)問(wèn)題。

本實(shí)驗(yàn)和工程基于Digilent的Arty Artix-35T FPGA開發(fā)板完成。

軟件使用Vivado 2018.1。

mig讀寫時(shí)序下板實(shí)現(xiàn)

1頂層文件和約束文件

ddr3_test.v

  參見參考工程：ddr3_test。

ddr3.xdc

  1. set_property PACKAGE_PIN E3 [get_ports clk]  

  2. set_property IOSTANDARD LVCMOS33 [get_ports clk]  

  3. set_property PACKAGE_PIN D9 [get_ports reset]  

  4. set_property PACKAGE_PIN E1 [get_ports init_calib_complete]  

  5. set_property IOSTANDARD LVCMOS33 [get_ports init_calib_complete]  

  6. set_property IOSTANDARD LVCMOS33 [get_ports reset]  

2 下板實(shí)現(xiàn)讀寫時(shí)序

1>①完成綜合和實(shí)現(xiàn)

mig讀寫時(shí)序下板實(shí)現(xiàn)是怎么進(jìn)行的

2>下載bit文件和debug文件。

mig讀寫時(shí)序下板實(shí)現(xiàn)是怎么進(jìn)行的

3>下載完成，查看波形。

mig讀寫時(shí)序下板實(shí)現(xiàn)是怎么進(jìn)行的

mig讀寫時(shí)序下板實(shí)現(xiàn)是怎么進(jìn)行的 

4>將app_wdf_data數(shù)據(jù)格式改為Unsigned Decimal。

mig讀寫時(shí)序下板實(shí)現(xiàn)是怎么進(jìn)行的

5>查看寫時(shí)序。

mig讀寫時(shí)序下板實(shí)現(xiàn)是怎么進(jìn)行的

mig讀寫時(shí)序下板實(shí)現(xiàn)是怎么進(jìn)行的

6>查看讀時(shí)序。

mig讀寫時(shí)序下板實(shí)現(xiàn)是怎么進(jìn)行的

mig讀寫時(shí)序下板實(shí)現(xiàn)是怎么進(jìn)行的

基于xilinx mig ip對(duì)ddr3讀寫驗(yàn)證完成。

看完上述內(nèi)容，你們掌握mig讀寫時(shí)序下板實(shí)現(xiàn)是怎么進(jìn)行的的方法了嗎？如果還想學(xué)到更多技能或想了解更多相關(guān)內(nèi)容，歡迎關(guān)注億速云行業(yè)資訊頻道，感謝各位的閱讀！

向AI問(wèn)一下細(xì)節(jié)

免責(zé)聲明：本站發(fā)布的內(nèi)容（圖片、視頻和文字）以原創(chuàng)、轉(zhuǎn)載和分享為主，文章觀點(diǎn)不代表本網(wǎng)站立場(chǎng)，如果涉及侵權(quán)請(qǐng)聯(lián)系站長(zhǎng)郵箱：is@yisu.com進(jìn)行舉報(bào)，并提供相關(guān)證據(jù)，一經(jīng)查實(shí)，將立刻刪除涉嫌侵權(quán)內(nèi)容。

AI
助
手